

(11)Publication number:

04-070101

(43)Date of publication of application: 05.03.1992

(51)Int.CI. H03B 5/32

(21)Application number: 02-182203

(71)Applicant: FUJITSU LTD

(22)Date of filing:


10.07.1990

(72)Inventor: MATSUI TAKASHI

(54) OSCILLATION CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE (57) Abstract:

PURPOSE: To enable operation with low voltage power source and to reduce energy consumption by constituting a circuit to variably increase/decrease a resistance value between one power source and the other power source by a control signal in a state, where a through current is flowed between one power source and the other power source, of an inverter signal.

CONSTITUTION: This device is composed of an oscillator 11, LSI 121, external terminals 13 and 14, inverter 15, input terminal 15A and output terminal 15B of the inverter 15, and feedback resistor 16. Then, a circuit is constituted so as to variably increase/ decrease the resistance value between one power source and the other power source by the control signal in the state, which lets a through current flow between one power source and the other power source for the inverter 15. In this case, during a period from the start of oscillation to attaining the



normal state of oscillation, the resistance value is made small between one power source and the other power source in the state, which lets the through current flow between one power source and the other power source, and after the oscillation attains the normal state, the resistance value between the power source is controlled to be large. Thus, operations are enabled by the low voltage power source, and energy consumption can be reduced.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平4-70101

®Int. Cl. 5

證別記号

庁内整理番号

❸公開 平成4年(1992)3月5日

H 03 B 5/32

D 8321-5 J

審査請求 未請求 請求項の数 4 (全8頁)

9発明の名称 発振回路及び半導体集積回路装置

②特 題 平2-182203

②出 願 平2(1990)7月10日

@ 発 明 者 松 井 隆

隆 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

加出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井桁 貞一 外2名

朗 扭 書

1.発明の名称

発援回路及び半導体集積回路装置

2.特許請求の範囲

1. 一方の電源と他方の電源との間に貫通電流が 流れる状態における前記一方の電源と前記他方 の電源間の抵抗値を制御信号により大小に可変 できるように回路構成されたインパータ(15)

該インバータ(15)に並列接続された帰還 抵抗(16)及び発援子(11)とを備え、

発掘開始時から所定期間は、前記一方の電源と前記他方の電源との間に貫通電流が流れる状態における前記一方の電源と前記他方の電源と前記他方の電源と前記他方の電源と前記他方の電源と前記他方の電源と前記他方の電源と前記でおける前記一方の電源と前記を大とするように削算されることを特徴とする発掘回路。

2. 一方の電源と他方の電源との間に貫通電流が 流れる状態における前記一方の電源と前記他方 の電源間の抵抗値を制御信号により大小に可変 できるように回路構成され、その入力増(15 A)及び出力増(15B)をそれぞれ第1及び 第2の外部増子(13、14)に接続され、該 第1及び第2の外部増子(13、14)を介し て発援子(11)が並列接続されるインバータ (15)と、

該インパータ(15)に並列接続された帰還 抵抗(16)とを備え、

発掘開始時から所定期間は、前記一方の電源と前記他方の電源との間に貫通電流が流れる状態における前記一方の電源と前記他方の電源と前記他方の電源と前記一方の電源と前記他方の電源と前記他方の電源と前記他方の電源と前記である。 他方の電源回の抵抗値を大とするように制御されることを特徴とする半導体集積回路装置。

3. 前記インバータ(15)は、所定のオン孟式

を有する一演電型を と、所定のオン抵抗を有する他導電型の第2の トランジスタ(18)と、前記第1のトランジ スタ(17)よりもオン抵抗の小さい一導電型 の第3のトランジスタ(19)と、前記第2の トランジスタ(18)よりもオン抵抗の小さい 他導電型の第4のトランジスタ(20)と、制 御信号により、そのオン、オフが制御される第 1及び第2の接続スイッチ回路(21、22) とを備え、

前記第1及び第2のトランジスタ(17、18)は、その制御電極を共に前記入力場(15A)に入力 は (15A)に入力 する信号に応答して、前記一方及び他方の電源 の電圧を前記出力場(15B)に出力するように構成され

前記第3及び第4のトランジスタ(19、20)は、その制御電極を共に前記入力場(15A)に入力 は、接続され、前記入力場(15A)に入力 する信号に応答して、前記一方及び他方の電源

の電圧をそれ 前至第1支び第2の接続スイッチ回路(21、22)を介して出力するように構成され、

発掘開始時から所定期間は、前記第1及び第2の接続スイッチ回路(21、22)をオンとし、前記所定期間経過後は、前記第1及び第2の接続スイッチ回路(21、22)をオフとするように制御されることを特徴とする請求項2記載の半導体集積回路装置。

4. 前記インパータ (15) は、所定のオン抵抗を有する一事電型の第5のトランジスタ (23) よりもオン抵抗の小さい一導電型の第6のトランジスタ (24) と、所定のオン抵抗を有する他導電型の第7のトランジスタ (25) と、該第7のトランジスタ (25) と、該第7のトランジスタ (25) と、前衛信号によって、そのオン、オフが制御される第3及び第4の接続スイッチ回路 (27、28) とを備え、

前記第5及び第6のトランジスタ(23、24)は、前記一方の電源と前記出力端(15B)との間に直列に接続され、かつ、その制御電極を共に前記入力端(15A)に接続され、

前記第7及び第8のトランジスタ(25、26)は、前記他方の電源と前記出力端(15B)との間に直列に接続され、かつ、その制御電極を共に前記入力端(15A)に接続され、

前記第3の接続スイッチ回路(27)は、前記一方の電源と前記第5及び第6のトランジスタ(23、24)の被制御電極間の接続中点との間に接続され、

前記第4の接続スイッチ回路(28)は、前記他方の電源と前記第7及び第8のトランジスタ(25、26)の被制御電極間の接続中点との間に接続され、

発展開始時から所定期間は、前記第3及び第4の接続スイッチ回路(27、28)をオンとし、前記所定期間経過後は、前記第3及び第4の接続スイッチ回路(27、28)をオフとす

るように制御されることを特徴とする請求項2 記載の半導体集構回路装置。

3.発明の詳細な説明

[泰要]

半導体集積回路装置内に形成されたインバータ と、半導体集積回路装置に外部から接続される発 振子とで構成される発掘回路に関し、

低電圧電源での動作を可能とすると共に、低消 費電力化を図ることを目的とし、

前記インバータを、一方の電源と他方の電源との電源との電流で流れる状態における前記一方の電源と前記他方の電源間の抵抗値を制御信号により大小に可変できるように回路構成し、発展開始時から所定期間は、前記一方の電源と前記他方の電源と前記を対し、前記所定期間経過後は、前記一方の電源と前記を対象におけるするでででででである。

とするように制御方



[産業上の利用分野]

本発明は、発振回路、より詳しくは、半導体集 積回路装置(以下、LSIという)内部に形成さ れたインバータと、LSIに外部から接続される 発掘子とで構成される発展回路に関する。

[従来の技術]

従来、発掘回路、例えば、水晶発掘回路として 第7図に示すようなものが提案されている。

図中、1は水晶発振子、2はLSI、3、4は 外部端子、5はpチャネルのMOSトランジスタ (以下、単にpMOSという)、6はnチャネル のMOSトランジスタ(以下、単にnMOSとい う)であって、これらpMOS5とnMOS6と でインバータフが構成されている。

また、8は帰還抵抗、9は直流電圧Vcc、例えば、5[V]が供給される電源線、10は発援出力を内部回路に供給するためのパッファをなすイ

ンバータでを

[発明が解決しようとする課題]

かかる従来の水晶発表回路を低電圧電源、例えは、1.5 [V]で動作するLSIに適用する場合には、pMOS5及びnMCS6のオン抵抗を共には、pMOS5及びnMOS5ながら、このがのいたする場合には、pMOS5及びnMOS5ながのは、なる場合には、pMOS5及びnMOS5ながのは、なり、このため、定常状態となる場合、いわゆる質量電流が増加し、消費電力の増大を招いてしまうとなり、このため、定常状態にしまうとなり、このため、定常状態にしまうとなり、できないのでは、発展を開始点があった。だからという不都合がある。

本発明は、かかる点に鑑み、低電圧電源での動作を可能とすると共に、低消費電力化を図ることができるようにした発掘回路を提供することを目的とする。

[課題を解決するための手段]

第1図は本発明による発掘回路の第1の原理説 明図である。図中、11は発援子、12はLSI、 13、14は外部増子、15はインバータ、15 A及び15Bはそれぞれインバータ15の入力地 及び出力端、16は帰遺抵抗であり、インパータ 15は、一方の電源と他方の電源との間に貫通電 流が流れる状態における一方の電源と他方の電源 間の抵抗値を制御信号により大小に可変できるよ うに回路構成されており、発掘開始時から所定期 間、例えば、発経開始時から発援が定常状態にな るまでの期間は、一方の電源と他方の電流との間 に黄連電流が流れる状態における一方の電流と他 方の電源間の抵抗値を小とし、所定期間経過後、 例えば、発掘が定常状態になった後は、一方の電 軍と他方の電源との間に貫通電流が流れる状態に おける一方の電源と他方の電源間の抵抗値を大と するように制御される。

ここに、インパータ15は、第2図に本発明の 第2の原理数明図を示すように、例えば、所定の

オン抵抗を有する一導電型の第1のトランジスタ 17と、所定のオン抵抗を有する他導電型の第2 のトランジスタ18と、第1のトランジスタ17 よりもオン抵抗の小さい一導電型の第3のトラン ジスタ19と、第2のトランジスタ18よりもオ ン抵抗の小さい他導電型の第4のトランジスタ 20と、制御信号によって、そのオン、オフが割 御される第1及び第2の接続スイッチ回路21、 22とを備え、第1及び第2のトランジスダ17、 18は、その制御電極を共にインパータ15の入 力増15Aに接続され、この入力増15Aに入力 する信号に応答して、一方の電源電圧及び他方の 電源電圧を出力増15Bに出力するように構成さ れ、第3及び第4のトランジスタ19、20は、 その制御電極を共に入力増15Aに接続され、入 力場15Aに入力する信号に応答して、一方及び 他方の電源の電圧をそれぞれ第1及び第2の接続・ スイッチ回路21、22を介して出力するように 構成される。この場合、発展開始時から所定期間、 例えば、発展開始時から発展が定常状態になるま

また、インバータ15は、第3図に、本発明の 第3の原理説明図を示すように、例えば、所定の オン抵抗を有する一等電型の第5のトランジスタ23よりもオン 抵抗の小さい一等電型の第6のトランジスタ24 と、所定のオン抵抗を有する他等電型の第7のトランジスタ25と、この第7のトランジスタ25と、よりもオン抵抗の小さい他等電型の第8のトラン よりもオン抵抗の小さい他等電型の第8のトラン ジスタ26と、割御信号によって、そのオン、回路 27、28とを備え、第5及び第6のトランスタ23、24は、一方の電源と出力端15Bに接続され、第7及び第8のトラン ジスタ25、26は、他方の電源と出力端15B

なされ、かつ、その制御電差を との間に直列車 共に入力増し た接続され、第3の接続スイッ チ回路27は、一方の電源と第5及び第6のトラ ンジスタ23、24の被制御電極間の接続中点と の間に接続され、第4の接続スイッチ回路28は、 他方の電源と第7及び第8のトランジスタ25。 26の被制御電貨間の接続中点との間に接続され て構成される。この場合、発掘開始時から所定期 間、例えば、発展開始時から発展が定常状態にな るまでの期間は、第3及び第4の接続スイッチ回 路27、28をオンとし、所定期間経過後、例え ば、発援が定常状態になった後は、第3及び第4 の接続スイッチ回路27、28をオフとするよう に制御される。

なお、第2図、第3図では、第1~第8のトランジスタ17~20、23~26につき、便宜上、MOSトランジスタで表示しているが、これらはいわゆるバイボーラトランジスタで構成することもできる。

「作用]

[実施例]

以下、第4図~第6図を参照して、本発明の第 1実施例及び第2実施例につき説明する。

第1実施例(第4図、第5図)

第4回は、本発明の第1実施例を示す回路図であり、図中、29は水晶発展子、30は1.SI、31、32は水晶発展子接続用の外部端子、33は掃運抵抗、34はインバータ、35はオン近抗の大きい、例えば、オン抵抗を数十 K Ω としているのが、の大きい、例えば、オン抵抗の小さい、例えば、オン抵抗を数十 K Ω とする P M O S、38 はオン が、が、例えば、オン 抵抗を数十 K Ω とする P M O S、38 はオン が、が、例えば、オン 抵抗を数十 K Ω とする N M O S、4 1 は 類 の M O S、39、40 は オン 抵抗の小さい、例えば、オン 抵抗を数 K Ω とする n M O S、4 1 は 類 信 号 S c を反転させる ための 4 ンパータ、4 3 は 発 最出力を内部回路に供給する ための 4 ンパータ で ある。

ここに、制御信号Scを、例えば、ローレベル "L"にすると、pMOS37、nMOS40が オン状態となる。この場合において、貫通電流が 流れる状態でのインパータ34の電源面(Vocと 接地との間)の抵抗領記34には、貫通電流が流れ る状態でのp M O S 36、37及びn M O S 38、39、40 ン 送抗をそれぞれR₃₅、R₃₆、R₃₇、R₃₈、R₃₉、R₄₀とすると、

$$R_{34L} = \frac{R_{35} (R_{36} + R_{37})}{R_{35} + R_{36} + R_{37}} + \frac{R_{38} (R_{39} + R_{40})}{R_{38} + R_{39} + R_{40}}$$

$$R_{34L} = \frac{R_{35}}{R_{25}} + \frac{R_{38}}{R_{38}}$$

となる。

他方、制御信号Scをハイレベル"H"にすると、pMOS37、nMOS40がオフ状態となる。この場合において、貫通電流が流れる状態でのインバータ34の電源間の抵抗値R348は、

そこで、かかる第1実施例においては、第5図 に示すように、電源オン時には、創御信号Scを ローレベル "L" に設定しておく。このようにす

値を大きくすることができるので、低電圧電源での動作を可能とすると共に、定常状態時におけるインパータ34の貫通電流を小さくして、低消費電力化を図ることができる。

第2実施例(第6図)

第6図は本発明の第2実施例を示す回路図であり、かかる第2実施例においては、第1実施例においては、第1実施例においては、第1実施例と同様に構成されている。なお、45はオン抵抗の大きい、例えば、オン抵抗を数十 K Ω とする p M O S、48はオン抵抗の大きい、例えば、オン抵抗の小さい、例えば、オン抵抗の大きい、例えば、オン抵抗を数 K Ω とする p M O S、48はオン抵抗の大きい、例えば、オン抵抗を数 K Ω とする n M O S、5 1 は割御信号 S。を反転させるためのインバータである。

ここに、制御信号Sc を、例えば、ローレベル

ると、 p M C 5 3 8 のみを動作対象とする場合には発展が不可能である低い電源電圧であっても発展を開始させることができる。

そして、その後、同じく第5図に示すように、 発掘が安定した場合には、制御信号Scをハイン ベル "H"にする。このようにすると、pMOS 37、nMOS40がオフ状態となるので、pMOS36、nMOS39が動作を停止し、pMOS35動作を続行することはいる。この場合、貫通電流が流れる状態における。 る。この場合、貫通電流が流れる状態における。 はたように発展開始電圧>発掘にといいるが したように発展開始電圧>発掘は停止した はたまったが、なるの電流が はなるが大きい分がけ、貫通電流は小さくなる 紙値が大きい分がけ、貫通電流は小さくなる。

このように、この第1実施例によれば、発展開始時から発掘が安定するまでは、貫通電流が流れる状態におけるインバータ34の電源同の抵抗値を小さくし、発掘が安定した後は、貫通電流が流れる状態におけるインバータ34の電源間の抵抗

"L"にすると、pMOS47、nMOS50がオン状態となる。この場合において、貫通電流が流れる状態でのインバータ44の電源間の抵抗策 R44L は、貫通電流が流れる状態におけるpMO S45、46、47、nMOS48、49、50 のオン抵抗を、それぞれR45、R46、R47、R48、R49、R50とすれば、

$$R_{44L} = \frac{R_{45} \times R_{47}}{R_{45} + R_{47}} + R_{46} + R_{49} + \frac{R_{48} \times R_{50}}{R_{43} + R_{50}}$$

$$= \frac{R_{45}}{R_{45}} + R_{46} + R_{49} + \frac{R_{48}}{R_{48}}$$

$$= \frac{R_{45}}{R_{47}} + 1$$

$$= \frac{R_{48}}{R_{49}} + \frac{R_{48}}{R_{50}}$$

となる.

他方、制御信号Scをハイレベル "H" にすると、pMOS47、nMOS50がオフ状態となる。この場合において、貫通電流が流れる状態でのインバータ44の電源間の抵抗疽R44Hは、

 $R_{44R} = R_{45} + R_{46} + R_{49} + R_{48} > R_{44L}$ となる。

そこで、かかる第2実施別においても、第1実

施州の場合と同様に 取オン時には、制知信号 S。をローレベル に設定しておく。このようにすると、電源電圧が低い場合であっても、発 発を開始させることができる。

そして、その後、発展が安定した場合には、制 類信号Scをハイレベル "H"にする。このよう にすると、pMOS47、nMOS50がオフ状 態となり、貫通電流が流れる状態でのインバータ 44の電源間の抵抗塩は高くなるが、前述したよ うに発展開始電圧>発展停止電圧という水晶発展 素子の基本的特性のため、発展は停止しない。な お、この場合、インバータ44の電源間の抵抗塩 が大きい分だけ、貫通電流は小さくなる。

このように、この第2実施例によっても、発援 開始時から発展が安定するまでは、貫通電流が流 れる状態でのインバータ44の電源間の抵抗値を 小さくし、発振が安定した後は、貫通電流が流れ る状態でのインバータ44の電源間の抵抗値を大 きくすることができるので、低電圧動作が可能と なると共に、定常状態におけるインバータ44の **黄道電流を小ができる。**

て、低消費電力化を図ること

[発明の効果]

以上のように、本発明によれば、インバータは、インバータは、大力の電源と他方の電源と他方の電源に対ける一方の電源と他方の電源に対ける一方の電源と他方の電源に対ける一方の電源と他方の電源と他方の表表があり、発表開始を表示では、発表が定されており、発表が定されており、発表が定されており、発表が定されており、発表が定されている状態には方の電源と他方の電源と他方の電源と他方の電源と他方の電源と他方の電源とし、所定期間経過後、例えば、発表が変に対ける一方の電源と他方の電源に対し、所定期間経過後、例えば、充分電源である。

4.図面の簡単な説明

- 第1図は本発明の第1の原理説明図、
- 第2図は本発明の第2の原理説明図、
- 第3団は本発明の第3の原理説明図、
- 第4回は第1実施例を示す回路図。
- 第5回は第1実筆例の動作を示す波形図、
- 第6回は第2実施例を示す回路図、
- 第7回は従来の水晶発掘回路を示す回路回である。

(第1図~第3図において)

1 1 … 免 摄 子

1 2 ··· L S I

13、14…外部增子

15…インパータ

16…帰遭抵抗

12 LSI

14

15

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)

(15)


(15)


本発明の第1の原理説明図

第 1 図

代理人 弁理士 井桁貞一


特別平4-70101(7)







本発明の第2の原理説明図 第2図

本発明の第3の原理説明図 第 3 図





第2実造列 第 6 図



従来の水晶発振回路 第7図